Für digitale Souveränität: RISC-V-Sicherheitschip aus Deutschland

Das „RISC‑V Secure Element“ der Fraunhofer-Institute IIS, AISEC und EMFT soll die digitale Souveränität europäischer Chips und Schaltungen stärken. Es lässt sich als Funktionsblock in andere Chips integrieren, aber auch als separater Chip aus der Dresdner Fertigung von Globalfoundries einsetzen.

Basis des RISC-V Secure Element ist der offengelegte Sicherheits-Controller OpenTitan, den Google in einer vom taiwanischen Hersteller Nuvoton produzierten Version in aktuelle Chromebooks einbaut.

Mit PQC und flexibel erweiterbar

Die aktuelle Implementierung des RISC‑V Secure Element durch Fraunhofer enthält auch Algorithmen für quantensichere Verschlüsselungsverfahren (Post-Quantum Cryptography, PQC) wie ML-DSA (Dilithium) and ML-KEM (Kyber).

Die Entwickler betonen aber, dass sich das Secure Element sowohl erweitern als auch an besondere Anforderungen des jeweiligen Einsatzbereichs anpassen lässt. Und auch angepasste Versionen des RISC-V Secure Elements sollen sich günstig fertigen lassen, sogar in kleineren Stückzahlen.

Ebenso wie der OpenTitan-Chip „Earlgrey“ von Nuvoton nutzt das RISC-V Secure Element den 32-Bit-RISC-V-Kern Ibex. Es enthält 4 KByte einmal programmierbaren Speicher (OTP) als e-Fuses, 256 KByte SRAM, 64 KByte Boot-ROM und 2 MByte nichtflüchtigen MRAM-Speicher, etwa für Schlüsselmaterial.

Das Secure Element lässt sich auch zur Absicherung des Bootvorgangs (Secure Boot) nutzen und sicher updaten.

Das RISC-V Secure Element ist für das Fertigungsverfahren 22FDX von Globalfoundries ausgelegt. Wenn es als Einzelchip produziert wird, kann auch das Packaging in der EU erfolgen.

(ciw)