AMD Zen 7: 16-Kern-CCDs und neues Packaging bei PTI in Taiwan

Lisa Sus Besuch in Taiwan sowie die letzte Pressemitteilung inklusive PTI und mehr befeuern die Gerüchte, wie Zen 7 aussehen soll. Demnach könnte sich AMD für ein FOPLP (Fan-Out Panel-Level Packaging) von PTI entscheiden, um noch mehr auf kleinem Raum unterzubringen, dabei aber auch stabil und ohne Probleme betreiben zu können.

Nach bisherigen Gerüchten soll AMD bei Zen 7 auf TSMCs A14-Fertigungsprozess setzen und so passend ab 2028 eingeführt werden. AMD wäre damit erneut Vorreiter bei einem High-End-Produkt und ganz neuem Fertigungsprozess, so wie sie es aktuell bei N2 sind, deren Serienproduktion bereits gestartet wurde. Dabei werden auch bei Zen 7 die bekannten Ansätze fortgeführt: CCD sind die Chips mit bis zu 16 Prozessorkernen, wobei hier von der klassischen Version die Rede ist, nicht vom Dense-Design mit c-Cores. Darauf gestapelt werden soll auch in Zukunft je nach Markt 3D V-Cache. Der Fokus dürfte erneut auf dem Serverprozessor liegen.

Die Fertigung sowohl der CCDs als auch des optionalen Cache-Stapels wird dabei weiterhin von TSMC übernommen, auch das Zusammenführen via SoIC-X-Technik übernimmt TSMC. Die neuen Meldungen zum Packaging beziehen sich dann eher auf das, wie die Chips allesamt nebst IO-Die auf das Substrat kommen und verbunden werden. AMD erklärte in der Woche nämlich auch, mit verschiedenen Packaging-Firmen noch enger zusammenzuarbeiten:

EFB ecosystem development: AMD is collaborating with Taiwan-based ASE and SPIL, as well as other industry partners, to develop and qualify next-generation wafer-based 2.5D bridge interconnect technology. EFB architecture increases interconnect bandwidth and improves power efficiency, supporting “Venice” CPUs. These improvements translate into faster, more efficient systems capable of delivering greater performance-per-watt while operating within real-world power and cooling constraints.

Panel-based innovation with PTI: AMD has achieved a major milestone with PTI by qualifying the industry’s first 2.5D panel-based EFB interconnect. The technology supports high-bandwidth interconnect at scale, allowing customers to deploy more efficient AI systems while improving overall economics.

AMD

Heraus stechen dabei next-generation wafer-based 2.5D bridge interconnect technology und a major milestone with PTI by qualifying the industry’s first 2.5D panel-based EFB interconnect. PTI ist die Powertech Technology Inc., ein Test- und Packaging-Spezialist, genau wie ASE und SPIL.

EFB wiederum steht für Elevated Fanout Bridge und kam bei AMD bereits bei älteren Instinct-Lösungen zum Einsatz. Nun soll es bei Venice mit Zen 6 genutzt werden und später dann wohl auch bei Zen 7. EFB bietet in der neuesten Generation eine hohe Bandbreite vor allem für Interconnects und ist dabei sehr effizient und gleichzeitig gut skalierbar.

Herausspringen wird dabei am Ende auch eine Version für den Desktop-PC. Zwei dieser CCDs würden 32 Kerne bieten, Zen 6 soll es die Generation zuvor auf 24 Kerne mit zwei 12-Kern-CCDs hieven, Codename AMD Olympic Ridge. Realistisch wird mit Zen 7 im Consumer-Umfeld aber nun kaum mehr vor dem Jahr 2029 gerechnet, Zen 6 hält schließlich wohl auch erst 2027 im Desktop und auch Notebook Einzug. Die Einführung von Zen 6 erfolgt in diesem Sommer, startet dabei aber wohl auch nicht mit den großen Kernen, sondern mit Zen 6 Dense.