Wie sieht der Speicher der Zukunft aus? SK Hynix, Micron und Samsung haben auf der Hot Chips 2026 über HBM, zHBM, cHBM5, aber auch neue Base Dies, die Speicher-Kühlung und weitere Innovationen gesprochen. Ausgerechnet der Hersteller mit den zuletzt größten Problemen schiebt sich dabei mit dem „B-die“ in eine sehr gute Position.

HBM ist das Speicherthema der Stunde und damit natürlich auch auf der Hot Chips 2026, der Fachkonferenz zum Thema Chip-Entwicklung und -Fertigung. ComputerBase ist auch in diesem Jahr wieder dabei und fasst die interessantesten der in der Nacht zum Montag diskutierten Speichervorträge nachfolgend zusammen.

HBM ist das Thema der Stunde

Während bei DDR, LPDDR und auch GDDR derzeit eher wenig passiert, sind die drei großen Hersteller SK Hynix, Micron und Samsung bemüht, bei HBM für das extrem lukrative Profigeschäft einen Vorteil zu finden, der die Konkurrenz zurücklässt. Doch so einfach ist das gar nicht, wie die vielen Ansätze zeigen.

Denn was technisch auf dem Papier nach der vielleicht besten Lösung aussieht, muss dann auch noch in der Fertigung und im ganz normalen Alltag über viele Jahre so funktionieren, wie es einmal geplant gewesen ist. Und da wird es mitunter kompliziert.

SK Hynix, Samsung und Micron verfolgen deshalb zum Teil sehr ähnliche, mitunter aber doch verschiedene Ansätze. Denn in Zukunft wird nicht nur der hohe Datendurchsatz eine Rolle spielen, den alle Hersteller liefern könnten, sondern vor allem auch die Themen Stapeln („3D Stacking“), Energieverbrauch und Kühlung in den Fokus rücken.

Micron: Geschichtsstunde statt Ausblick

Den unspektakulärsten Vortrag lieferte gleich zum Auftakt Micron, denn das Unternehmen beließ es im Kern bei dem Blick auf das, was war – und nicht das, was kommt.

Technologieüberblick von HBM bis HBM4

Immerhin lieferte Micron damit einen schönen Überblick, wie sich HBM bisher entwickelt hat. Perfekt wäre dieser Rückblick mit einem Ausblick auf HBM4E und auch noch HBM5 gewesen. Vielleicht im nächsten Jahr, denn Micron machte in diesem Jahr keine großen Andeutungen in diese Richtung.

Grobe Ausrichtung umfasst CPO und Glas-Substrat

Einige der Zukunftsthemen wie schnellere I/O-Links, Co-Packaged Optics (CPO) und auch größere Substrate jenseits CoWoS-L/-R inklusive Glas-Substraten und thermische Probleme riß Micron immerhin kurz an, ohne dabei jedoch konkrete Aussagen für die eigenen Produkte zu treffen.

Zu den wesentlichen Punkten, die in der Zukunft entscheidend sein werden, machte Micron wiederum keine Angaben, wie auch Vikram Sekar passend zusammenfasst:

• Wie sieht es mit Stapeln jenseits 8, 12 mit 16 oder gar 20 Layern aus?
• Was macht Micron beim Thema eigene Base Dies?
• Wie löst Micron thermische Probleme?

Samsung hat mit Base Dies und neuem HBM viel vor

Samsungs Präsentation hatte eines der von Micron gar nicht betrachteten Entwicklungen direkt als Thema gesetzt: den Base Die (die sogenannte Bodenplatte, auf der die Chips getapelt sind).

HBM Base Die: How HBM Will Evolve Using Advanced Logic Processes.

Samsung setzt bereits heute auf einen eigenen Base Die für HBM-Chips – Samsung-Chips treffen hier also weitere Samsung-Chips.

Neue Chips helfen bei der HBM-Skalierung

Bei den Base Dies (B-die) nutzt Samsung die eigene 4-nm-Fertigung aus dem Foundry-Umfeld, während die DRAM-Chips (Core Die, C-die) aus einer klassischen DRAM-Fertigungslinie in 1a, 1b oder auch 1c stammen. Auf den B-die werden dann die C-dies in vier, acht, zwölf oder bald auch 16 Stapeln gepackt und mittels TSV (Through-silicon via) durchkontaktiert. Daraus resultiert die hohe Bandbreite, aber eben auch bereits das eine oder andere Problem, insbesondere mit Blick auf die Zukunft.

Die wichtigsten Themen seit HBM4 und damit vor allem auch relevant für HBM4E und HBM5 sind Leistungsaufnahme (und damit auch die Abwärme) sowie der Flächenbedarf. Ein moderner Base Die hilft in all diesen Punkten, Samsungs 4-nm-Lösung ist aktuell hier auch die fortschrittlichste. SK Hynix setzt aktuell auf einen älteren TSMC-Prozess, wird in Zukunft aber wohl einen 3-nm-Base-Die erhalten.

HBM-Chips und PHYs werden immer größer

Samsung will den Base Die auch in Zukunft komplett selbst designen und fertigen, um nicht nur stromsparender zu sein, sondern auch gewisse Funktionen in diesen auszulagern respektive seine Möglichkeiten erweitern zu können. So könnte in Zukunft beispielsweise das HBM PHY (Physical Layer, dt.: Bitübertragungsschicht) durch ein modernes und viel kleineres Die-to-Die-Interface (D2D) ersetzt werden und so Platz freimachen für zusätzliche Features.

Samsung war im Rahmen der Präsentation erstaunlich offen und gab viele Größenangaben für aktuelle und kommende Lösungen bereits im Detail preis. Diese zeigen, dass nicht nur die PHYs, sondern auch die gesamten HBM-Chips als MPGA (Micro-Pillar Grid Array) stetig größer werden. Ein kleineres PHY löst aber nicht alle Probleme: Höhere Leistung auf kleinerer Fläche führt zu einer steigenden Temperatur.

Der Heat Path Block kommt für HBM

Auch das Thema Wärme hat Samsung deshalb klar im Blick und zeigt mögliche Lösungen. Von Standard-HBM4 (sHBM4) zu Standard-HBM5 (sHBM) soll sich nicht nur die Geschwindigkeit verdoppeln, es wird dabei auch mit mehr als einer Vervierfachung der Wärmeabgabe pro Fläche (W/mm²) gerechnet. Samsung bringt daher auch bei HBM den bereits unter anderem beim Exynos 2600 genutzten Heat Path Block ins Spiel, der insbesondere Temperaturspitzen zuverlässig abfangen soll.

Mit neuen Base Dies zu cHBM und aHBM

Die Zukunft sieht Samsung deshalb primär in zusätzlichen Funktionen für den Base Die, Custom HBM (cHBM) wird also der neue Standard werden. So könnten RAS-Features (Reliability, Availability and Serviceability) direkt integriert, auch ein Controller so gebaut sein, dass zusätzlicher externer Speicher „zum Abladen“ angesprochen werden kann. Im Fall von Advanced HBM (aHBM) könnten Funktionen, die im Normalfall der SoC oder die GPU bietet, direkt vom darauf angepassten Base Die übernommen werden.

zHBM als das Beste der Zukunft

Ganz am Ende der Skala steht dann letztlich zHBM, der wirklich übereinander gestapelte Chip. Von Samsung wurde er zuletzt bereits in Stellung gebracht, zu Hot Chips 2026 geschieht dies erneut.

Im Fokus steht hier nicht nur hohe Bandbreite, sondern auch das ultra-kompakte Design unter Verzicht auf einen Interposer. Dadurch lässt sich viel Energie, die heute für die Kommunikation über den „Umweg“ benötigt wird, einsparen respektive an anderer Stelle nutzen.

SK Hynix steht vor Herausforderungen

SK Hynix gilt bisher als Branchenführer in dem Bereich, unter anderem weil das Unternehmen thermische Probleme im Griff hatten. Dafür nutzte das Unternehmen zuletzt Mass-Reflow Mold-UnderFill (MR-MUF; Reflow-Löten). Doch diese Technologie kommt bereits bei 16 Schichten an die Grenzen; ein Grund, warum aktuell doch stets bei 12 Layern HBM (12-Hi) Schluss ist, obwohl seit Jahren bereits 16 und mehr Layer in den Fahrplänen der Hersteller stehen.

Hybrid Bonding soll übernehmen

Immer größere Stapel brauchen mit aktuellen Verfahren auch höhere Packages. Diese wurden zwar nachträglich auch zertifiziert, den Weg in der Serienfertigung gehen werden dann aber wohl eher wenige. Mit dem geplanten Hybrid Bonding darf ein Core Die in Zukunft wieder etwas dicker sein, ohne das Package-Limit zu reißen.

Erst mit Hybrid Bonding soll es letztlich überhaupt möglich sein, dass Stapel von 20 und mehr DRAM-Chips übereinander für einen HBM-Chip verschmelzen. Diese Technologie dürfte aber nicht nur bei SK Hynix zum Einsatz kommen, wird vermutet, denn Hybrid Bonding ist an sich in der Industrie bereits viele Jahre bekannt. Früher oder später könnte dies von allen Herstellern zum Einsatz kommen.

iHBM vs. Heat Path und „Optimierungen“

SK Hynix stellt mit iHBM auch eine integrierte thermische Lösung vor, die zu kühleren Chips verhelfen soll. Der Ansatz ist dabei etwas anders als der von Samsung, soll aber ebenfalls größere Vorteile bei der Wärmeabfuhr und letztlich der Temperatur bieten. Interessant an den Aussagen von SK Hynix ist, dass Micron quasi gar nicht an so etwas arbeitet, nur über „Optimierungen“ in dem Bereich Verbesserungen erzielen will. Diese dürften wiederum aber bei SK Hynix und Samsung auch greifen – hier bleibt abzuwarten, was Micron am Ende wirklich zeigt.

Auch EMIB-geeignet

In einer abschließenden Folie zeigt SK Hynix die genutzten Fertigungstechnologien, bei denen HBM-Chips zum Einsatz kommen. In erster Linie sind das die drei Generationen CoWoS von TSMC (S, R, L), aber auch Intels EMIB. Intels Beschleuniger Ponte Vecchio hatte vor fünf Jahren bereits HBM via EMIB an die GPUs gebunden.

Die Zukunft: Echte 3D-gestapelte Chips

Die Zukunft sieht SK Hynix wenig überraschend sehr ähnlich wie Samsung: Echte 3D-Chips werden das Zepter übernehmen. Doch während Samsung mit zRAM bereits einige handfeste Entwicklungen zeigt, gibt es bei SK Hynix vorerst nur ein AI-Bild (siehe Titelbild).

Einschätzung

Zum Fachsymposium Hot Chips 2026 machen die drei großen Speicherhersteller einmal mehr deutlich, dass der HBM-Zug derzeit das Fortbewegungsmittel Nummer 1 ist und absehbar nicht an Tempo verlieren wird.

Während sich Micron dabei nicht in die Karten blicken lässt, legt Samsung ziemlich offen dar, woran das Unternehmen arbeitet. Das machen die Südkoreaner zudem ziemlich selbstbewusst, sollte der Branchenriese nach den Rückschlägen der letzten Jahre am Ende wirklich zurück in die Erfolgsspur kommen? SK Hynix wird seine Spitzenposition aber nicht so schnell abgeben (wollen) und hält ebenfalls mit technischen Neuerungen dagegen.

Wie ebenfalls deutlich wird, bedarf es großer technischer Neuerungen auch, um wie geplant voran zu kommen. Bei HBM5 werden einige davon erstmals zum Einsatz kommen (müssen).

Der Hersteller, der die Innovationen als erstes umsetzt, sie aber auch noch mit hoher Ausbeute und ohne Probleme für den Massenmarkt produzieren kann, wird der Gewinner sein. Wer das am Ende sein wird, lässt sich heute noch nicht sagen.

Dieser Artikel war interessant, hilfreich oder beides? Die Redaktion freut sich über jede Unterstützung durch ComputerBase Pro und deaktivierte Werbeblocker. Mehr zum Thema Anzeigen auf ComputerBase.