Intel plant virtuelle „Super-Prozessorkerne“ | heise online

In mehreren Ländern hat Intel „Software-defined Supercores“ (SDC), zum Patent angemeldet. Dabei kooperieren mehrere schlanke CPU-Kerne bei Bedarf für höhere Singlethreading-Performance. Das soll offenbar ein bekanntes Dilemma für CPU-Entwickler lösen: Für höchste Singlethreading-Performance benötigt ein CPU-Kern möglichst viele parallel nutzbare Rechenwerke. Ein solcher „breiter“ Kern belegt jedoch viel Siliziumfläche und zieht bei hohen Taktfrequenzen viel Strom. Für hohe Multithreading-Rechenleistung hingegen können viele kompakte Kerne günstiger sein.

Bekannte Idee, neu umgesetzt

Die Idee, mehrere kompakte Recheneinheiten bei Bedarf parallel zu nutzen, wurde bereits umgesetzt. So schaltet AMD in Zen-Kernen bis zur Generation Zen 4 je zwei AVX2-Rechenwerke mit je 256 Bit Breite zusammen, um AVX-512-Befehle zu verarbeiten.

Ein allgemeineres Konzept ist das Coarse-Grain Reconfigurable Array (CGRA), das je nach Rechenaufgabe eine gewisse Anzahl kleiner Ausführungseinheiten zusammenschaltet.

Umgekehrt gab es auch schon Prozessoren, bei denen sich je zwei Kerne bestimmte Rechenwerke teilten, etwa die AMD-Bulldozer-Architektur mit „Shared FPU“.

SDC-Details

In der Patentanmeldung US20250217157A1 erläutert Intel die Funktionsweise eines Software-defined Supercores genauer. Beispielsweise könnten zwei Kerne als SDC zusammenarbeiten, um einen einzelnen Thread schneller zu verarbeiten. Flow-Control-Befehle im Code geben dabei Hinweise, welche Code-Abschnitte möglichst parallel verarbeitet werden sollten.

Damit diese Kooperation effizient gelingt, ist laut der Patentanmeldung nur relativ wenig zusätzliche Hardware in jedem Kern nötig.

Lösung für P-Core-Problem?

Vergleicht man aktuelle x86-Prozessoren von AMD und Intel, dann fällt auf, dass Intels Performance-(P-)Cores relativ viel Fläche belegen. Die Effizienzkerne (E-Cores) von Intel sind wesentlich kompakter, das Flächenverhältnis beträgt fast vier zu eins. Bei Singlethreading sind die E-Kerne aber deutlich schwächer als die P-Cores. Dynamisch kombinierbare, schlankere Kerne könnten Abhilfe bringen.

AMD nutzt bisher keine E-Kerne in diesem Sinne, sondern kompaktere und effizientere Zen-Kerne mit gleichem Funktionsumfang (Zen 5/5c).

AMD und Intel planen einige Neuerungen der x86-Architektur. Sie schlossen sich im Herbst 2024 zur x86 Ecosystem Advisory Group (EAG) zusammen. Laut einem Beitrag von AMD Vice President Robert Hormuth bei LinkedIn haben sich die x86-Partner unter anderem auf FRED, AVX10 und APX geeinigt.

Flexible Return and Event Delivery (FRED) ist ein aktualisiertes Konzept zur Verarbeitung von Interrupts. AVX10 und die Advanced Performance Extensions (APX) sortieren die AVX-Versionen neu und bringen unter anderem doppelt so viele Register. Intels Nova Lake, der Ende 2026 vermutlich als Core Ultra 400 für LGA1954-Boards kommen soll, könnte die erste Intel-CPU mit APX und AVX10.2 werden.

(ciw)