Lisa Sus Besuch in Taiwan sowie die letzte Pressemitteilung inklusive PTI und mehr befeuern die Gerüchte, wie Zen 7 aussehen soll. Demnach könnte sich AMD für ein FOPLP (Fan-Out Panel-Level Packaging) von PTI entscheiden, um noch mehr auf kleinem Raum unterzubringen, dabei aber auch stabil und ohne Probleme betreiben zu können.

Nach bisherigen Gerüchten soll AMD bei Zen 7 auf TSMCs A14-Fertigungsprozess setzen und so passend ab 2028 eingeführt werden. AMD wäre damit erneut Vorreiter bei einem High-End-Produkt und ganz neuem Fertigungsprozess, so wie sie es aktuell bei N2 sind, deren Serienproduktion bereits gestartet wurde. Dabei werden auch bei Zen 7 die bekannten Ansätze fortgeführt: CCD sind die Chips mit bis zu 16 Prozessorkernen, wobei hier von der klassischen Version die Rede ist, nicht vom Dense-Design mit c-Cores. Darauf gestapelt werden soll auch in Zukunft je nach Markt 3D V-Cache. Der Fokus dürfte erneut auf dem Serverprozessor liegen.

Die Fertigung sowohl der CCDs als auch des optionalen Cache-Stapels wird dabei weiterhin von TSMC übernommen, auch das Zusammenführen via SoIC-X-Technik übernimmt TSMC. Die neuen Meldungen zum Packaging beziehen sich dann eher auf das, wie die Chips allesamt nebst IO-Die auf das Substrat kommen und verbunden werden. AMD erklärte in der Woche nämlich auch, mit verschiedenen Packaging-Firmen noch enger zusammenzuarbeiten:

EFB ecosystem development: AMD is collaborating with Taiwan-based ASE and SPIL, as well as other industry partners, to develop and qualify next-generation wafer-based 2.5D bridge interconnect technology. EFB architecture increases interconnect bandwidth and improves power efficiency, supporting “Venice” CPUs. These improvements translate into faster, more efficient systems capable of delivering greater performance-per-watt while operating within real-world power and cooling constraints.

Panel-based innovation with PTI: AMD has achieved a major milestone with PTI by qualifying the industry’s first 2.5D panel-based EFB interconnect. The technology supports high-bandwidth interconnect at scale, allowing customers to deploy more efficient AI systems while improving overall economics.

AMD

Heraus stechen dabei next-generation wafer-based 2.5D bridge interconnect technology und a major milestone with PTI by qualifying the industry’s first 2.5D panel-based EFB interconnect. PTI ist die Powertech Technology Inc., ein Test- und Packaging-Spezialist, genau wie ASE und SPIL.

EFB wiederum steht für Elevated Fanout Bridge und kam bei AMD bereits bei älteren Instinct-Lösungen zum Einsatz. Nun soll es bei Venice mit Zen 6 genutzt werden und später dann wohl auch bei Zen 7. EFB bietet in der neuesten Generation eine hohe Bandbreite vor allem für Interconnects und ist dabei sehr effizient und gleichzeitig gut skalierbar.

Herausspringen wird dabei am Ende auch eine Version für den Desktop-PC. Zwei dieser CCDs würden 32 Kerne bieten, Zen 6 soll es die Generation zuvor auf 24 Kerne mit zwei 12-Kern-CCDs hieven, Codename AMD Olympic Ridge. Realistisch wird mit Zen 7 im Consumer-Umfeld aber nun kaum mehr vor dem Jahr 2029 gerechnet, Zen 6 hält schließlich wohl auch erst 2027 im Desktop und auch Notebook Einzug. Die Einführung von Zen 6 erfolgt in diesem Sommer, startet dabei aber wohl auch nicht mit den großen Kernen, sondern mit Zen 6 Dense.

Während parallel der normale CB-Fotowettbewerb läuft, ruft die Foto-Challenge mit dem Thema „Spiegelungen“, gewählt durch die Community, zum dritten Wettbewerb auf. Im Gegensatz zum legendären Fotowettbewerb bestimmen hier die Leser, welches Thema als nächstes starten soll.

Vorgeschlagen hatte dieses Thema S.a.M., ein alter Hase aus der Community.

Die ersten drei Gewinner

Gewonnen hatte die Challenge zum Thema „Von der Natur zurück geholt“ der User easyshot57 mit seinem Foto.
Auf Platz zwei und drei liegen die User the_muXXe und JackA, wobei sich letzterer mit einer Collage an den Wettbewerb ran getraut hatte.

Start der neuen Abstimmung

Die neue Wahl wird erst ab Juli starten, sodass sich die Teilnehmer über einen Zeitraum von vier Wochen auf die Suche nach einem passenden Motiv begeben können.
So besteht für jeden genügend Zeit, ein neues Foto zu schießen, sofern nicht in das eigene Archiv gegriffen werden soll.

Wie geht es weiter?

Weitere Vorschläge zu zukünftigen Themen sind weiterhin in dem [CBFFC] ComputerBase Forum Foto Challenge – Eure Themen, eure Bilder – Thementhread noch gerne gesehen. Möchtet ihr euer Lieblingsthema gerne sehen? Dann schlagt es vor. Eine aktive Teilnahme an dem Wettbewerb ist dazu weiterhin keine Grundvoraussetzung.
Die Wahl wird dann zur entsprechenden Zeit durch das Community-Mitglied lowrider20 freigeschaltet.

Teilnahmebedingungen und Abstimmung

Jedem registrierten Community-Mitglied ist die Teilnahme mit einem einzelnen, eigens aufgenommenen, beliebig alten Bild erlaubt, das in noch keinem vorherigen Fotowettbewerb eingereicht oder anderweitig im ComputerBase-Forum veröffentlicht wurde. Aufnahmen mit dem gleichen Motiv eines bereits veröffentlichten Bildes aus leicht abgeänderter Perspektive sind hingegen unerwünscht. Nicht gestattet sind überdies Zeichnungen, gemalte oder per KI generierte Bilder sowie Renderings. Einmal eingereichte Bilder können nicht mehr ausgetauscht werden, beachtet dies bitte bei eurer eigenen Fotoauswahl.

Nach Einsendeschluss startet eine mehrtägige Abstimmung zu allen, maximal aber den ersten 35 eingereichten Bildern, an der alle Leser mit Forum-Nutzerkonto teilnehmen dürfen. Um die Anonymität der Fotografen zu wahren, werden die Fotos durch lowrider20 auf maximal 3.840 Pixel in Höhe und Breite verkleinert und die EXIF-Daten entfernt. Bei dem herkömmlichen Wettbewerb darf der zum Ende des Monats feststehende Gewinner erneut über das Monatsthema der nächsten Runde entscheiden, während im [CBFFC] ComputerBase Forum Foto Challenge die Community weiterhin über die zukünftigen Fotos entscheidet. Die Redaktion wünscht allen Teilnehmern viel Erfolg!

Links zu dem Thema

• [CBFFC] Juni/Juli 2026 – „Spiegelungen“ – Einsendungen und Abstimmung

E-Mail Adresse: cb-fotowettbewerb @ gmx.net (ohne Leerzeichen)

Huawei will in China zeigen, dass es mit 1,4-nm-Chips mithalten kann. Nicht über Fertigungstechnologie, sondern dem Stapeln der Chips. Dafür will das Unternehmen eine Art Hybrid Bonding nutzen, also eine Verschmelzung verschiedener Chips zu einem Komplettpaket. Das bieten aber auch westliche Hersteller.

Mit dem „Tau (τ) Scaling Law“ präsentiert Huawei seinen Ansatz und stellt ihn auch als Pressemitteilung* zur Verfügung. Technische Details sind dabei bestenfalls rar und parteipolitisch in China korrekt aufgestellt, die Ankündigungen lassen dennoch aufhorchen.

Mit LogicFolding, wie Huawei es nennt, sollen mehrere Fliegen mit einer Klappe geschlagen werden. Das ist das vertikale Stapeln von Bausteinen mit neuen Features schon in den Layern und der so effizienteren Nutzung, die letztlich eine gesteigerte Transistordichte hervorbringt. So kann Huawei das große Problem des Landes umgehen, keine Chips kleiner als 7 nm oder 5 nm bauen zu können, da ihnen nur DUV-Technologie und keine EUV-Maschinen zur Verfügung stehen.

On a mobile SoC, LogicFolding — a methodology that partitions digital, analog, and memory circuits across vertically stacked active tiers — delivers a 55% step-wise increase in transistor density and a 41% power-efficiency gain at a fixed device node.

Huwei

Auch im Umfeld der Künstlichen Intelligenz (AI) soll das Prozedere große Vorteile bieten. Huaweis Ansatz war zuletzt hier eher in die Breite und noch mehr über Masse zu gehen, um größere Leistung zu bieten. Mit dem neuen Technologien könnte das wieder kompakter und effizienter geschehen, nicht nur durch die gesteigerte Transistordichte sondern auch höheren Takt. Zwischen Forschungspapieren und der Realität liegt mitunter aber doch auch mal eine größere Lücke.

Sich als Huawei dabei mit dem 1,4-nm-Prozess von TSMC oder auch Intel zu vergleichen, bleibt allerdings abzuwarten. Auch diese nutzen Technologien zum Stapeln von Chips, TSMC mischt beispielsweise unterschiedliche Fertigungstechnologien in einem Chip und andere Optionen. Ob 2031, wie von Huawei prognostiziert – in einem Paper ist auch mal von 2035 die Rede – hier eine Lösung wie der 2027er Intel-Prozess 14A oder 2028 bei TSMC A14 bereitsteht, bleibt fraglich.

Bei den westlichen Herstellern kommen dann zusätzliche extravagante Packaging-Optionen ohnehin noch obendrauf, die ebenfalls stetig weiterentwickelt werden. Denn die Konkurrenz nicht nur durch die Chiphersteller untereinander sondern auch Auftragsfertiger und auf Packaging spezialisierte Firmen bringt stetige Neuheiten hervor.

Im Herbst wird sich Huaweis Neuentwicklung das erste Mal unabhängig einschätzen lassen. Denn die Kirin-Chips, die dann auf den Markt kommen, sollen als erste diese Technologie zum Serieneinsatz bringen.

(*) Bei den mit Sternchen markierten Links handelt es sich um Affiliate-Links. Im Fall einer Bestellung über einen solchen Link wird ComputerBase am Verkaufserlös beteiligt, ohne dass der Preis für den Kunden steigt.