Connect with us

Apps & Mobile Entwicklung

AMD Mustang Peak: Threadripper mit Zen 6 setzt auf 2 nm, TR6 und viel Ausstattung


AMD Mustang Peak: Threadripper mit Zen 6 setzt auf 2 nm, TR6 und viel Ausstattung

AMD hat die kommende Threadripper-Generation mit Zen 6 bestätigt. Unter dem Codenamen Mustang Peak wird diese den neuen Sockel TR6 benutzen und dabei Features der größeren Epyc-Prozessoren der Venice-Familie in das Workstation-Umfeld bringen. Erneut könnte es eine HEDT-Variante geben.

Überraschend offen – und vermutlich eher nicht geplant – ist dabei AMDs technische Dokumentation. Man kommt als normaler Besucher zwar nicht an die exakten technischen Details, aber die Einführung erklärt gleich einige Dinge und zeigt auf, wohin sich die Plattform entwickeln wird.

AMD führt Threadripper mit Zen 6 auf der eigenen Webseite
AMD führt Threadripper mit Zen 6 auf der eigenen Webseite (Bild: AMD)

Die Webseite führt die kommenden Threadripper-CPUs unter dem Codenamen Mustang Peak für den neuen Sockel TR6. Dieser folgt auf den bisherigen Sockel TR5, nachdem es zuvor mit sTRX4 und sWRX8 zwei unterschiedliche Threadripper-Lösungen gab, die das HEDT-Segment und den Workstation-Markt separat adressierten. Seit TR5 passen alle CPUs in den gleichen Sockel, der Chipsatz entscheidet aber weiterhin, welche Plattform das Ziel ist. Dieses Vorgehen scheint AMD auch beim neuen Sockel TR6 zu nutzen. Dieser basiert vermutlich auf dem „Epyc-Sockel“ SP8.

AMDs nächste große Zen-6-Epyc-Prozessoren der Familie Venice sitzen im neuen Sockel SP7. Darunter wird es wie üblich auch eine Nummer kleiner geben, der passende Sockel ist SP8. Die beiden neuen Sockel folgen dabei dem Muster der aktuell genutzten Sockel SP5 und SP6 – TR5 ist de facto ein Sockel SP6.

AMD Threadripper in AMDs Übersicht
AMD Threadripper in AMDs Übersicht (Bild: AMD)

Die neuen Threadripper werden hinsichtlich der Möglichkeiten das bieten, was Zen 6 auch im großen Server ermöglicht. Moderne Zen-6-Kerne mit 2-nm-Fertigung bei TSMC sind das Aushängeschild. Der für Workstation-Aufgaben gedachte Sockel SP8 wird bei 8 Speicherkanälen bleiben – schon deshalb sind mit 5.572 (Vorgänger 4.844 Auflageflächen im LGA-Format) statt 7.536 Kontaktflächen im Sockel SP7 weniger Pins erforderlich.

Auch die Epyc-Prozessoren im Sockel SP8 und damit vermutlich auch Threadripper sollen auf das Dual-IO-Die-Design setzen, das AMD zu Beginn des Jahres erstmals auf der Bühne gezeigt hat.

Lisa Su zeigt Venice auf der Bühne
Lisa Su zeigt Venice auf der Bühne

Im Sockel SP8 und TR6 bedeutet das gemäß Gerüchten und den „halb offiziellen“ Informationen sehr viele zur Verfügung stehende PCIe-Lanes. AMD hat nun auch PCIe 6.0 als Standard für die Threadripper neben den neuen Server-Prozessoren bestätigt. Zuvor hatten Gerüchte das schon benannt. Letztlich dürften die Lösungen sehr eng verwandt bleiben und Unterschiede eher im kleinen Detail liegen.

AMD Venice-Plattform auf Sockel SP8 (Bild: Baidu)



Source link

Apps & Mobile Entwicklung

Modellunabhängige Strategie: Microsoft prüft diverse offene Modelle für Cowork


Modellunabhängige Strategie: Microsoft prüft diverse offene Modelle für Cowork

Bild: Microsoft

Microsoft soll für seine Copilot-Anwendung Cowork deutlich mehr offene und Open-Weight-Modelle testen als der Konzern bislang erkennen ließ. Das Unternehmen verfolgt den Ansatz, dass sich unterschiedliche Modelle je nach Aufgabe, Kosten, Latenz und Qualitätsanforderungen flexibel austauschen lassen.

Mit dieser flexiblen Strategie könnte Microsoft seine Abhängigkeit von externen Anbietern deutlich verringern. Gleichzeitig würde jedoch der Druck auf die eigenen MAI-Modelle, eine Familie hauseigener, spezialisierter KI-Modelle des Unternehmens, steigen. Dies will die für ihre zuverlässigen Aussagen bekannte KI-Plattform TestingCatalog erfahren haben.

Selbst gehostete DeepSeek-Variante als Alternative

Das zuständige Microsoft-Team soll verschiedene offene und Open-Weight-Modelle evaluieren. Bereits vor wenigen Tagen berichtete Axios (Paywall) darüber, dass das Unternehmen eine selbst gehostete DeepSeek-Variante als kostengünstige Alternative für Copilot Cowork in Betracht ziehe. Ausschlaggebend seien dabei, wie derzeit auch bei vielen anderen KI-Anbietern, die hohen Kosten. Laut Charles Lamanna, Executive Vice President für Copilot, Agents and Platform, erledigen viele Nutzer Hunderte Aufgaben pro Woche. Das steigere zwar die Produktivität, lasse jedoch auch die Kosten „sehr hoch“ werden. Microsoft hatte deshalb – ähnlich wie zuvor Google bei Gemini – aufgrund der hohen Aufwendungen die Abrechnung von einem unbegrenzten Nutzungsmodell auf ein „nutzungsbasiertes Preismodell“ umgestellt. Unternehmen sollen damit künftig entsprechend der tatsächlich genutzten Rechenleistung zahlen. Sollte der Softwarekonzern diesen Schritt gehen, dürften sich angesichts der Herkunft von DeepSeek aus China politische und sicherheitsrelevante Diskussionen kaum vermeiden lassen.

Flexibler Ansatz soll Kosten sparen

Laut TestingCatalog gehen die angedachten Evaluierungen jedoch offenbar weit über eine reine Kostensenkung hinaus. Im Mittelpunkt steht demnach auch die Trennung zwischen dem eigentlichen Modell und der Orchestrierungsebene. Dadurch könnte die bestehende Infrastruktur unverändert bleiben, während je nach Anwendungsfall unterschiedliche Modelle zum Einsatz kommen. Ein solcher Ansatz würde erhebliche Einsparungen ermöglichen: Anspruchsvolle Aufgaben könnten weiterhin von den Frontier-Modellen übernommen werden, während weniger komplexe Prozesse auf selbst gehosteten KI-Modellen in Azure ausgeführt würden. Auch das lokale Ausführen kleinerer KI-Modelle gilt als denkbar.

Darüber hinaus würde eine solche Aufteilung Microsoft in die Lage versetzen, die Kosten langfristiger agentischer Arbeitsabläufe zu senken und Kunden mehr Auswahl bei Preisgestaltung und Modelltyp zu bieten. Gleichzeitig erhielte das Unternehmen mehr Planungssicherheit. Auf der anderen Seite würde sich Microsoft damit allerdings Konkurrenz aus den eigenen Reihen schaffen.

Noch nichts konkret

Laut mit den Tests vertrauten Quellen sollen sich die verschiedenen Ansätze bislang nicht im produktiven Einsatz, sondern noch in der Evaluierungsphase befinden. Entscheidend dürfte letztlich sein, welches Modell die Anforderungen von Unternehmenskunden hinsichtlich Kosten, Compliance, Sicherheit und Qualität am besten erfüllt.



Source link

Weiterlesen

Apps & Mobile Entwicklung

Marvell will TSMC A14: Modernste Fertigung für Next-Gen-Netzwerklösungen


Marvell will TSMC A14: Modernste Fertigung für Next-Gen-Netzwerklösungen

Bild: Marvell

Wöchentliche Gerüchte über ein mögliches Abwandern der Kunden von TSMC zu Intel lässt Platz für andere: Marvell will TSMCs A14-Fertigung als einer der ersten Kunden nutzen und so die Vorteile der neuesten Technologie ausspielen. 2028 soll dieser Prozess fertiggestellt sein, ab 2029 werden Serienprodukte erwartet.

In der Vergangenheit hat Marvell als großer Hersteller unter anderem von vielfältigen Netzwerklösungen sowohl auf Samsung, Globalfoundries und auch TSMC als Chipfertiger gesetzt. Doch in den letzten Jahren erkannte das Unternehmen dabei, dass die beste Fertigung auch Vorteile für ihre Produkte bringt. Und so übersprang man sogar Fertigungsstufen der 10/7-nm-Klasse und nutzte früh bereits kleinere Kapazitäten bei 5 nm und auch 3 nm, selbst in 2 nm werden schon erste DSPs für Marvell gefertigt. Bei A14 will das Unternehmen nun All-In gehen, die Position dabei definierte Chris Koopmans, Marvells Präsident und Chief Operating Officer in einem Interview in dieser Woche ganz klar:

We have to compete, and we have to have the best products in the world, and that’s what we’re always looking for. If TSMC maintains the absolute best technology in the world, that’s who we’re going to go [with].

Chris Koopmans, Marvell, Präsident und Chief Operating Officer

Bei Marvell geht es nun augenscheinlich also auch ein wenig in die Richtung „wenn ihr zu Intel wollt, füllen wir gern die Lücke bei TSMC“. Denn im Normalfall streiten sich die großen Platzhirsche wie Apple, Nvidia, AMD, Intel & Co um die ersten zur Verfügung stehenden Kapazitäten neuer Produktlinien bei TSMC. Würden jedoch nur einige davon auch einen Teil bei Intel fertigen lassen, könnten andere Unternehmen schnell die Kapazitäten für sich nutzen. TSMC betont stets, so etwas wie die Schweiz als Foundry zu sein, jeder darf kommen und hier seine Produkte fertigen lassen. Jahrzehntelange Partner haben mitunter aber doch einen etwas besseren Stand in Verhandlungen, da Marvell aber auch kein kompletter Neuling ist, gilt das wohl auch bereits für sie.

TSMC A14 wird als zweite Generation mit Nanosheets an den Start gehen, also auf Transistoren mit Gate All Around (GAA) setzen. N2 war die erste Generation. A14 verzichtet als Standardprozess auf Backside Power Delivery, diese Technologie ist den Fertigungsstufen A16 und A12 vorbehalten. Als Optimierung von A14 hatte TSMC im Frühjahr A13 auf den Weg gebracht.

TSMC A13 ist der Shrink von A14
TSMC A13 ist der Shrink von A14 (Bild: TSMC)

Marvell erlebte in den letzten Wochen und Monaten einen starken Aufwind. Erst kündigte Nvidia eine Investition in Marvell an, damit diese auch NVLink Fusion nutzen und unterstützen, zur Computex 2026 lobte Nvidias Chef dann das Unternehmen als next trillion-dollar company in den Himmel, sodass die Aktie explodierte.

Billboard März 2026



Source link

Weiterlesen

Apps & Mobile Entwicklung

Für Advanced Packaging: Ex-SK-Hynix-CEO Seok-Hee Lee kehrt zu Intel (Foundry) zurück


Für Advanced Packaging: Ex-SK-Hynix-CEO Seok-Hee Lee kehrt zu Intel (Foundry) zurück

Bild: X

Früher bereits zehn Jahre bei Intel, dann bis zum CEO bei SK Hynix aufgestiegen, kehrt Seok-Hee Lee nun zu Intel Foundry zurück. Dort wird es in Zukunft eine Zweiteilung geben, der bisherige Chef Naga Chandrasekaran wird sich nun primär den front-End-Aufgaben widmen, während Lee den Back-End-Bereich übernimmt.

Zweiteilung an der Spitze von Intel Foundry

Seok-Hee Lee bringt entsprechend einen großen Erfahrungsschatz nicht nur in technischer Hinsicht mit, sondern auch bei der Führung von Personal in diesem Bereich. Zuletzt als Präsident und CEO bei SK On tätigt, also der Batteriesparte der SK Group als Mutterkonzern, kehrt er nun zu seinen Wurzeln zurück und wird sich dem Bereich Advanced Packaging als Executive Vice President der Intel Foundry widmen.

Executive Vice President Naga Chandrasekaran wird in seiner Rolle als Chef der gesamten Foundry damit ein wenig zur Seite geschoben, er wird sich nun allein um den Front-End-Bereich, also primär der Wafer-Fertigung in neuesten Technologien und deren Entwicklung auf dem Weg dahin kümmern. Nach Intel 18A und Intel 18A-P steht hier mit Intel 14A der wohl wichtigste Schritt auf dem Weg zu einer echten und auf eigenen Beinen stehenden Foundry an.

Packaging könnte eher Kundschaft gewinnen als Chipfertigung

Dass Intel in Zukunft noch mehr auf das Advanced Packaging setzen will, ist keine neue Information. Zuletzt verstärkte Intel die Bestrebungen hier deutlich, sucht aktiv Kundschaft für EMIB & Co.

Dass sich Intel hier heute in einer durchaus konkurrenzfähigen Situation befindet, hat das Unternehmen aber auch eher den Vor-(Vor-)Gängern des aktuellen Intel-CEO Lip-Bu Tan zu verdanken. Denn nicht nur wurden die Packaging-Großprojekte in Form neuer Fabs schon vor Jahren in Angriff genommen und so unter anderem in Malaysia als riesiger Komplex in diesem Jahr fertiggestellt, auch die notwendigen Technologien wie EMIB, Foveros und andere gehen schon lange Zeit zurück.

Intels Packaging kann bei Bedarf wachsen
Intels Packaging kann bei Bedarf wachsen (Bild: Intel)

Ob, wann und wie sie aber auch extern angenommen werden, steht genau so in den Sternen wie die wöchentlichen Gerüchte über Intel Foundry als Chip-Fertiger für Apple, Nvidia, Google & Co.



Source link

Weiterlesen

Beliebt